Start / Aktuelles - [::] DL0SDR [::]

1. Vom und zum FPGA werden  (digitalisiert) das Frequenzspektrum plus Audio- sowie Steuersignale übertragen.
2. Die Datenübertragung erfolgt in Paketen – das Format und Inhalt wird in einem sogenannten Protokoll festgelegt.
3. Ein FPGA ist kein Prozessor: Es ist digitale Hardware in der alle Prozesse parallel und gleichzeitig ablaufen können. Daraus resultiert ihr großer Vorteil.
4. Die Leistungsfähigkeit der FPGA in Bezug auf Geschwindigkeit wird bestimmt von der Packungsdichte, also den kurzen Wegen zwischen den Logikelementen sowie von der Taktrate für die Logikelemente.
5. Die Zusammenschaltung der Logikelemente im FPGA wird mit EPROM Schaltern definiert. Deren Programmierung erfolgt deshalb durch einen Bit-Stream.
6. Für den RedPitaya-FPGA (40.000 Logikelemente) ist der Bit-Stream 2,5MB groß.
7. Es gibt derzeit zwei große FPGA Hersteller: ALTERA und Xilinx. Alle Programme also auch die SDR-Programme für diese beiden FPGA-Welten sind untereinander nicht austauschbar.
8. Technologisch hat Xilinx die Nase vorn: die Integration eines ARM-Prozessors (RedPitaya: Sprache C) auf dem FPGA-Chip hat programmiertechnische Vorteile und ermöglicht höhere Leistung.
9. Ernst, DK5QH, hat deshalb für die Firmware  des STEMLab/RedPitaya zwei Dinge entwickelt: den Bitstream und das Programm in C .
10. Die Zukunft für SDR-Anwendungen liegt bei der Xilinx-Technologie unter gleichzeitiger Integration von ADC und DAC auf dem Chip - also fast schon eine "single chip SDR" ...